See Photo report
20160097_0045
© Frédérique PLAS / ETIS / UCP / ENSEA / CNRS Images

Wafer issu de la technologie SOI (silicium sur isolant)

Reference

20160097_0045

Production year

2016

Max. size

48.77 x 32.51 cm / 300 dpi

Caption

Wafer issu de la technologie SOI (Silicon On Insulator - silicium sur isolant), sur la plaquette duquel différents types de transistors MOS sont gravés. Il sera soumis à des mesures sous pointes afin de déterminer un modèle électrique. La station au second plan permet de positionner les pointes afin qu'elles soient mises en contact électrique avec le circuit, avec une précision de l'ordre de 10 à 20 µm. Suivant l’application, les mesures électriques permettent de caractériser les performances d’un circuit (gain, linéarité…) ou d’obtenir des informations sur le comportement électrique de composants afin d’en déduire un modèle électrique équivalent.

CNRS Institute(s)

Regional office(s)

Scientific topics

CNRS Images,

Our work is guided by the way scientists question the world around them and we translate their research into images to help people to understand the world better and to awaken their curiosity and wonderment.